网网'Website™
心若没栖息的地方,到哪都是流浪

一:创建相应串在电路中的电阻或电容的dc模型 Analyze->Model Assignment，然后会有个对话框说什么会错误，不管它，点OK后进入下图选中net中那个电阻(电容)的模型，然后点 Create Model，之后又会弹一个框出来 选择ESpice那个。再然后设置管脚，如果是排阻要设置相应的管脚对应(不再多描术),这样xnet就设好了. 然后在电气属性里设置等长。   在设置完这里后要选择file ->updata..然后在net group里把所有网络设为同一个属性      

如果一个元件包含多个部分，Homogeneous类型或Heterogeneous类型。使用过程中要注意几点。使用不当会出错。首先看看直接使用出现什么错误。在原理图中放置元件。进行索引编号。出现如下错误信息。 ERROR [ANN0005] Cannot perform annotation of heterogeneous part 'N?A(Value NE5532)', part has not been uniquely grouped (using a common User Property with differing Values) or the device designation has not been chosen Done updating part references 多个元件没有正确分组。 下面介绍使用方法。 第...

在电路中可能会有很多单元电路完全是一样的,这时可以只需要布好一个,其他的可以用角本自动复制完成. 些功能只有在allegro16.2以后的版本才有.具体方法: 1:首先布好一个块.然后选择模式为"Placement Edid" 2:选中所以复制的区域 3:右键,选择"Place replicate create"稍后还会提示还要选择线,再将线铜等选中即可 4:在提示"Pick origin or use RMB for Snap to."时,点击屏幕一点以确定座标点,之后会弹出一个对话框选择保存角本文件. 5:将我们需要复制的器件放到一堆,然后选中.再右键选择"Place replicate apply",再...

新建一个DSN档后,每页都会有Title Block,实际上这个Title Block也是一个元件,它会在原理图中的Design Cache中留一个cache. 这样我们就可以copy Design Cache中的相关Title Block元件,再Paste到自已建铁库中,修改即可. 在后来的原理图中,删除自带的TitleBlock,再用Place -> Title Block的功能放置新修改的Title Block.

allgero的鼠线显示及隐藏方式有很多种,除了最常见的Dispay -> show/blank rats外.还可以通过 Edit -> Properties 然后选择相应的网络,在弹出来的对话框中选择no rat为ture这样也不会显示鼠线,但极不推荐这样做,因为要是忘了设置显示回去就麻烦了. 还要以在properties中设置一个voltage,这样也能消除鼠线,并且还会单独地使用一个标记,这样查找起来相当方便.对于电源及地非常有用. 值得一提的是,这个properties非常强大.以后再来慢慢挖掘

一:板框或其他line画的图形圆角化 首先选择Manufacture(制造) -> Drafating(制图) -> Fillet(平滑化) 选项,如下图: 然后在options中的radius填入适当的半径值.再点选两条直线就可以了. 要注意的是,此举只对Line画的框有效..

allegro默认为英制单位,我们可以通过修改Setup-->design parameter来切换单位.如下图: 但是我们发现在mesure或尺寸标注等,任然是英制的,这里还需要修改Dimensioning Parameters选项:方法是先选择Manufacture-->Dimension Environment.然后在屏点右键,再先择:parameters,在弹出来的对话框中,将所有的英制全改为公制,就OK了.

在orcad中一个元件有两个实例,一个叫Occurrences(产生),另一个叫Instances(实例).可以这样理解它们,每个元件都有它自已的occurrences,但相同类弄的元件只会有一个instances.而我们更新原理图里的元件编号时,一般都是按instances来更新的,如下图 但是我们有可能把某些器件的一些属性设置为私有,这样使用这种方式自动重排编号就对些器件无效,甚至还有可能导至器件的occurrences与instances不一至,导至很多问题. 为了防止这种情况,所以建义把上图中的primitive项设为default,这样,在更新instances时,就能更新到相应器...

一:通常部份 1:BGA芯片，过孔如果打在焊盘上，焊锡容易通过过孔流出，导致焊接不可靠 2:数据线等长，时钟线差分,并且尽量与数据线等长 二:关于铺铜 1:铜不是随意铺,在大电流周围尽量不铺,低频也不必铺. 2:低频放大器铺铜须要计算地线回路路径,以避免地线变成电流反馈. 3:ourdev上的某高人对铜的说法:"把铺铜等效成一个元件：Ｌ、Ｒ、Ｃ 当频率较低时，Ｌ、Ｃ的值忽略不计。其Ｒ跟铜箔的厚度、宽度相关。如果不是太精密的话，基本不用考虑其影响。通过大面积铺铜，可达到单点接地的效果。 当频率较高时，其Ｌ与Ｃ必...

changes not saved,cannot update the env file (check permissions of file and its directory):env 以及changes not saved,cannot update the env file (check permissions of file and its directory):env 都是环境变量HOME没有设置好, 在环境变量里检查HOME的值的路径,在那个路径下再建立一个pcbenv文件夹,即可解决问题.